PATENT ABSTRACTS OF JAPAN

(11)Publication number :

03-205920

(43)Date of publication of application: 09.09.1991

(51)Int.CI.

H03L 7/08 G11B 20/14

(21)Application number : 02-103313

(22)Date of filing:

19.04.1990

(71)Applicant : HITACHI LTD

(72)Inventor: HOTTA RYUTARO

MIYAZAWA SHOICHI HASE KENICHI HIRANO AKIHIKO **KOJIMA SHINICHI URAGAMI KEN**

(30)Priority

Priority number: 01282748

Priority date: 30.10.1989


Priority country: JP

(54) PHASE LOCKED CIRCUIT, STORAGE DEVICE AND MAGNETIC DISK STORAGE DEVICE

(57)Abstract:

PURPOSE: To obtain the phase locked circuit which can switch optimally the characteristic in accordance with a data transfer speed and can be operated stably by providing a means for changing a response characteristic, based on an instruction stored in a store means.

CONSTITUTION: A CPU 9 decides in which cylinder or in which zone a track having a sector in which target data is written is contained, selects information having the constant of a PLL corresponding to its cylinder or zone from in a ROM or a RAM 11, and writes it in a register 7 through a microcomputer bus 8. The register 7 sends its information to each block of a PLL 43, and each block switches a gain, a mode, etc., based on its information, and constitutes a PLL having a characteristic being optimal to a transfer speed in which target data is written. In such a way, the phase locked circuit which can always supply a stable clock can be formed.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

個日本国特許庁(JP)

⑩特許出願公開

®公開特許公報(A) 平3-205920

@Int. Cl. 5

識別記号

庁内整理番号

⑩公開 平成3年(1991)9月9日

H 03 L 7/08 G 11 B 20/14

351 A

8322-5D

H 03 L 7/08

審査請求 未請求 請求項の数 12 (全16頁)

会発明の名称

優先権主張

⑫発

位相同期回路、配憶装置および磁気デイスク記憶装置

20特 類 平2-103313

22出 願 平2(1990)4月19日

翌平1(1989)10月30日每日本(JP) 動特願 平1-282748

⑫発 明 者 堀 田 龍太郎

宫

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

沢

所マイクロエレクトロニクス機器開発研究所内 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作

所マイクロエレクトロニクス機器開発研究所内

@発 明 者 長 谷

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 所マイクロエレクトロニクス機器開発研究所内

他出 類 人 株式会社日立製作所 四代 理 人

弁理士 富田 和子

最終頁に続く

東京都千代田区神田駿河台4丁目6番地

1. 発明の名称

位相同期回路、記憶装置および磁気ディスク 記憶装置

- 2. 特許請求の範囲
 - 1. 応答特性の変更の指示を格納する格納手段と、 談格朝手段に格納された指示に基づいて、 応答 特性を変更する手段を有することを特徴とする 位相同期回路。
- 2. 位相比較部とチャージポンプ部とフィルタ部 と電圧制御発掘部と、

応答特性の変更の指示を格納する格納手段と、 該格納手段に格納された指示に基づいて、チ ャージポンプ部のゲイン量またはフィルタ節の フィルタ定数または電圧制御発摄部の中心周波 数のうち、少なくとも1つを変更する手段とを 備えたことを特徴とする位相同期回路。

3. 披岡期信号周期の変化に応じて、応答特性の 変更を指示する手段と、譲指示を終納する格納 手段および鉄格納手段に格納された指示に基づ

いて応答特性を変更する手段を有する位相同期 回路とを備えたことを特徴とするクロック発生 团 魅

4。 ディスク型記憶媒体を借えた記憶装置であっ

ディスク型記憶媒体のリードアクセス時、そ のディスク型記憶媒体上におけるアクセス位置 に応じて、リードデータを取り扱う基準クロッ クを発生する位相同期回路の応答特性の変更を 指示する手段と、該措示を格納する格納手段お よび鎮格朝手段に格納された指示に基づいてホ 答特性を変更する手段を有する前記位相同期回 路とを有することを特徴とする記憶装置。

5. 磁気ディスクのリードアクセス時、その磁気 ディスク上におけるアクセス位置に応じて、リ ードデータを取り扱う基準クロックを発生する 位相同期回路の応答特性の変更を、記憶データ 位置のピークシフトによる符号間干渉に起因す る誤動作が発生しないよう指示する手段と、該 指示を格納する格納手段および該格納手段に格

والمعلقة المستعدد المعادية المعادية والمعادية والمعادية والمعادة والمعادة والمستعدد المستعدد المعادية المعادية والمعادية والمع

納された指示に基づいて広答特性を変更する手段を有する前記位相同類回路とを有することを 特徴とする磁気ディスク記憶装置。

6. ディスク型記憶媒体を備えた記憶装置であって、

前記制御手段は、ディスク型記憶媒体におけるリードアクセス位置に応じて、遅延手段における遅延量を変化させることを特徴とする記憶 装置。

7. ディスク型配镀媒体を備えた記憶装置であって、

٤,

応答特性の変更の指示を格納する格納手段と、 該格納手段に格納された提示に基づいて、チャ ージポンプ部のゲイン量またはフィルタ部のフ イルタ定数または電圧制御発掘部の中心開波数 のうち、少なくとも1つを変更する手段とを何 えた位相同期回路と、

を有することを特徴とする半導体集積回路。 11. 請求項1または2記載の位相同期回路、または、請求項3記載のクロック発生回路、または、請求項3記載のクロック発生回路、または、請求項7または8記載の半導体集積回路LSIを備えたことを特徴とする情報処理装置。

12. 請求項6または7記載の記憶装置であって、 前記ディスク型記憶媒体として磁気ディスクを 備えたことを特徴とする記憶装置、特に、磁気 ディスク装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、位相同期回路に係り、特に、内外周に応じて、書き込みデータの転送速度が変化する

- 8. 請求項4、5、6または7記載の記憶装置と、 該記憶装置と接続する情報処理装置とを有する ことを特徴とする情報処理システム。
- 9. 位相同期回路と、位相同期回路の応答性を設定するレジスタを有することを特徴とする1チップしSI。
- 10. 位相比較部とチャージポンプ部とフィルタ部

磁気ディスク装置、および、該磁気ディスク装置 を有する情報処理システムに関するものである。 【従来の技術】

従来、同期クロックを生成する位相同期回路は、 適常、PLL(Phase-Locked-Loop) で構成されて いる。PLLの応答性を示す定数として特性周波 数w。. 及び波音率をがあるが、これらの定数は 初期位相差 ø、位相引き込み時間 Tag等の条件に より決定される。

ここで位相引き込み時間 Tagは、位相同期バターン内で位相引き込みを行わなければならないため、パターン長が一定とするとデータの転送速 によって変化する。周波数位相比較器+チャージポンプのゲインをKcとし、第5 国に示すフィルタを用いて P L L を構成した場合、特性周波数w。及び減衰率をはそれぞれ、

 $w_* = \sqrt{Kd \cdot Ko/C_1}$ $\xi = (C_1 + C_2) \cdot R \cdot w_2/2$

と表される。

従来のシステム用の位相同期回路では、一つの

システムに対して、データ転送速度が一義的に定 まるので、システムの転送速度が定まれば、最適 のPLL定数を算出し、その定数を固定値として 設定することが可能であった。

一方、情報処理システムにおける磁気ディスク 装置は、一般的に書き込みデータ速度が一定であったが、この場合、線記録密度の限界は最内層で 決定されてしまい、外間に行くほど線記載密度は 小さくなっていた。

[発明が解決しようとする課題]

しかし、近年、磁気ディスク全体の記録容量を 向上させるため、一定の線記録密度でデータを書 き込む技術が考集されるようになった。

すなわち、これらの技術においては、書き込み クロックを内外周で変化させ、 転送速度を可変と することにより、線密度を一定に記録している。

このような磁気ディスクの読み出しは、ディスクの回転速度を一定に行われるため、読み出しデータ速度が異なる。したがって、この場合、読み出しデータ速度に同期し、かつ、可変なクロック

する手段を有することを特徴とする位相同期回路 を提供する。

また、前記目的遺成のために、位相比較部とチャージボンプ部とフィルタ部と電圧制御発扱部と、 応答特性の変更の指示を格納する格納手段と、

該格納手段に格納された指示に基づいて、チャージポンプ部のゲイン量またはフィルタ部のフィルタ定数または電圧制御発掘部の中心間被数のうち、少なくとも1つを変更する手段とを備えたことを特徴とする位相同期回路を提供する。

また、本発明は、披同期信号周期の変化に応じて、応等特性の変更を指示する手段と、鎮指示を格納する格納手段および旗格納手段に格納された指示に基づいて応答特性を変更する手段を有する位相同期回路とを備えたことを特徴とするクロック発生回路をも提供する。

また、あわせて、本発明は、ディスク型記憶媒体を増えた記憶装置であって、

ディスク型記憶媒体のリードアクセス時、その ディスク型記憶媒体上におけるアクセス位置に応 を生成することが必要となる。

ところが、前記従来技術に係るPLLは、一つのシステムで複数のデータ速度を有する場合について考慮されておらず、PLLの特性を、データ速度に応じて、切換ることができなかった。したがって、すべてのデータ速度に対して安定動作を得ることができないという問題があった。

本発明は、位相同期回路の特性を、データ転送速度に応じて、最適に切り替えることができ、データ転送速度に対して安定に動作できる位相何期 回路を提供することにある。

なお、後述する実施例において、切り替える位相同期回路の各特性は、広義に応答特性として捕らえることができる。そこで、本明和書中において、応答特性というときは、この広義の意味で用いることとする。

[課題を解決するための手段]

前記目的を達成するために、本発明は、応答特性の変更の指示を格納する格納手段と、該格納手段に格納された指示に基づいて、応答特性を変更

じて、リードデータを取り扱う基準クロックを発生する位相同期回路の応答特性の変更を指示する 手限と、該指示を格納する格納手段および該格 手段に格納された指示に基づいて応答特性を変更 する手段を有する前記位相同期回路とを有するこ とを特徴とする第1の記憶装置を提供する。

また、本発明は、ディスク型記憶媒体を増えた 記憶装置であって、ディスク型記憶媒体のリード アクセス時、リードデータに同期したリードクロ

the three parties on the transfer of the parties appeared to the second of the second section is also because

ックを発生する位相同期回路と、リードクロックを用いてリードデータを複号する復号化回路と、リードデータを運送させ、位相同期回路が被ければ、 対象とするリードデータと の間に位相差を与える 銀とするリードデータとの間に位相差を与える 延手段と、リード動作を制御する制御手段とを指え、

前記制御手段は、ディスク型記憶媒体における リードアクセス位置に応じて、遅延手段における 遅延量を変化させることを特徴とする第2の記憶 装置を提供する。

また、本券明に係る他の位相同期回路によれば、 広答特性の変更の指示を格納する格納手段に格納 された指示に基づいて、チャージポンプ部のゲイ ン量またはフィルタ部のフィルタ定数または電圧 制御発援部の中心周波数のうち、少なくとも1つ を変更する。

また、本発明に係るクロック発生回路によれば、 同期信号周期の変化に応じて、応答特性の変更の 指示が格納手段に設定され、また、談格納手段に 格納された指示に基づいて、位相同期回路は応答 特性を変更する。

また、本発明に係る第1の記憶装置によれば、 ディスク型記憶媒体のリードアクセス時、そのポイスク型記憶媒体上におけるアクセス位置に発 て、リードデータを取り扱う基準クロックを発 する位相同期回路の応答特性の変更の指示が格納 手段に格納され、位相同期回路は格納手段に格納 された指示に基づいて応答特性を変更する。

また、本発明に係る磁気ディスク装置によれば、 磁気ディスクのリードアクセス時、その磁気ディ 時の同期が外れたことを検出する同期外れ検出手段と、同期外れ検出回路が同期外れを検出した場合に、ディスク型記憶媒体へのライトデータの書き込みを抑止する手段とを有することを特徴とする第3の記憶装置を提供する。

また、さらに本発明は、前記記憶装置と、該記憶装置と接続する情報処理装置とを有することを 特徴とする情報処理システムを提供する。

また、本発明は、位相同期回路と、位相同期回路の応答性を設定するレジスタを有することを特徴とする1チップLSIを提供する。

なお、前記各位相同期回路およびックロック発 生回路は、LSI内に構成することが望ましい。

また、前記位相同期回路、または、前記クロック発生回路、または、前記1チップしSIを備えたことを特徴とする情報処理装置を提供する。

[作用]

本発明に係る位相周期回路によれば、応答特性 の変更の指示を格納する格納手段に、格納された 掲示に基づいて、応答特性を変更する。

スク上におけるアクセス位置に応じて、リードデータを取り扱う基準クロックを発生する位相同期回路の、応答特性の配慮データ位置のピークシントによる符号間干渉に起因する誤動作が発生しないような変更の指示が、格納手段に格納されたまた、位相同期回路は、 跛格納手段に格納された

以上のように本発明によれば、たとえば、一つのシステムで複数の転送速度を有するシステムに対して、すべてのデータ速度に応じて、最適な応答特性を設定することが可能となり、常に安定したクロックを供給できる位相同期回路を実現することができる。

特に、磁気ディスク設置においては、磁気ディスク設置においては、磁気ディスクとの配録データのピークシフトによる符号間干渉に起因する誤同期やデッドロックや過度過度が発生しないよう、Pししの特性を、データ速度に応じて、特度良く切り替える必要があるが、本発明によれば、その要求に応えることができる。また、本発明に係る第2の記憶装置によれば、

ディスク型記憶媒体のリードアクセス時、リードアクセス位置に応じてリードデータを遅延させ、位相同期回路が被同期対象とするリードデータと 仮号化回路が復号化対象とするリードデータとの 間に所定の位相差を与え、リードデータの転送速度によらず、安定な復号化動作を実現する。

また、本発明に係る第3の記憶装置によれば、 ライトデータの転送速度が変化するため、位相同 期回路の同期が外れる場合が有りえるが、位相同 期回路の同期が外れた場合に、ディスク型記憶媒体へのライトデータの書き込みを抑止し、記憶媒体の記憶データの破壊等を防止する。

(以下余白)

データが記憶されているROMまたはRAM11 より成る。

第2回は前記レジスタ7の内部信号を示したもので、前記マイコンパス8は、双方向のデータパス D。~ D。12、アドレスパス A。~ A。13、および制券信号 14 からなり、また、出力信号 n。~ n。15 が各ブロックへ接続される。

本実施例における磁気ディスク装置は、ディスクの記録容量向上のため、各シリンダごと、あるいは全シリンダをいくつかのソーンに分割し、そのソーンごとに書き込み速度を変化させ、線密度の変化を減少させるシステムとする。

この場合、読み出しデータの周期も各シリンダ あるいは各ソーンごとに変化するため、位相同期 回路のPLLの特性を、それぞれのデータ周期の 示す転送速度に合せて最速化する必要がある。

いま、あるトラックに書き込まれたデータを統み出す場合の動作を具体的に説明すると、ホストコンピュータ等の読み出し命令に対して前記 CPU9は、目的のデータが書かれたセクタのあ

[実施例]

以下、本発明に係るPLLの実施何を、磁気ディスク装置への適用を例に取り説明する。

まず、第1の実施例について説明する。

The same of the second second

第1 図は本実施例に係る磁気デイスク装置の PLL (位相同期回路) 周辺の構成を示すブロック圏である。

るトラックがどのシリンダあるいはどのソーンに含まれるかを判断し、前記ROMまたは

R A M 1 1 の中からそのシリンダあるいはゾーン に対応したP L L の定数をもつ情報を選択し、前記マイコンパス 8 を通して、前記レジスタ 7 に書 き込む。

前記レジスタ7は、その情報をPLLの各プロックに送り、各プロックはその情報をもとにゲイン、モード等を切換え、目的のデータの書かれた転送速度に最適な特性をもつPLLを構成する。

前記ROMまたはRAM11には、各シリンダあるいはゾーンでの転送速度に対して最適なPLLを構成する定数を理論より、あるいは、実験的に求め、その情報をあらかじめ替えておく、前記レジスタ7への情報の書き込みは、一般的な外部RAMへの書き込みと同様に、前記データバス12上のデータが、前記アドレスバス13で指定されたレジス

タに、前記制御信号14の中のCSおよびWE信号によって行われ、その情報は前記出力信号15

として各PLLブロックへ出力されている。

また前記レジスタワの書き換えは、ヘッドのシーク動作と同時期または直前に行われるため、ヘッドの位置決めが完了するまでの時間(十数 mi)には、前記レジスタワの書き換え、および、各プロックのゲイン、定数等の切換は完了し、十分安定な状態になっており、読み出し動作に対する問題は生じない。

次に、第3回~第6回を用いて各PLLブロックのゲイン切換の例を説明する。

第3図は、前記チャージポンプ3の出力する一定電流の値を切り替える、ゲイン切換回路を示したもので、カレントミラー16、レベルシフトトランジスタ A 1 7、アナログスイッチ A 1 8、抵抗 R、~ R。19からなる。なお、チャージポンプのゲインは、ゲイン切換回路より供給される基準電流を I a 2 1 とすると、 I a / 8 πで表わされる。

基準電圧 Vrefa 2 0 から、前記トランジスタ A 1 7を介し、前記アナログスイッチ A 1 8 で選択された前記抵抗 1 9 の中の1 つで決定される電

なお、Vrefa 2 0 を切り替えることにより、ゲイン切換回路の出力電流 I a を切り替えることも 可能であるが、この方式は、外乱による影響が大きく動作が不安定となる欠点を有している。

第 5 回は、前記フィルタの切換回路を示したもので、コンデンサ C 、2 3 、コンデンサ C 、2 4 、抵抗 R 、、 ~ R 、 2 5 およびアナログスイッチ B 2 6 からなる。第 4 図に示す 構成のフィルタの場合、減衰率 t は、特性周波数 w 、を用いて、

 $\xi = (C_1 + C_2) \cdot R \cdot W_1 / 2$

で表される。ここでRは前記抵抗R。1~R。25の中の1つを示す。したがって、前記抵抗25にn通りの抵抗値を用意し、前記レジスタフから送られる制御信号B28で前記アナログスイッチB28を切換えることにより、n通りの減去率とを設定することができる。

第6 図は前記 V C O 5 のゲイン切換回路を示したもので、 2 n 個の入力トランジスタ T ... ~ T ... 3 6 、基準電流源 3 7 、 负荷トランジスタ 3 8 よりなる 差動増幅回路および

流が、前記カレントミラー16で折り返されて前記基準電流 Ia21となる。したがって前記抵抗19にn通りの抵抗値を用意し、前記レジスタフから送られる制御信号A22で前記アナログスイッチAを切換えることにより、n通りの前記基準電流 Iaが縛られ、n通りのゲイン切換ができる。

第4 図は、前記チャージポンプ3のゲインタのサインタフラーともので、トランジスタンファックによりなるカレントミラー29、トラグスタングインタで、第3 図の例と同様に、基準により、第1 3 1 で決定される電流を前記カレン生産のアナログスタを設定して基準によりを受けるのからの制御により、前記を切換え、折り返してまりのからの制御信号により前記を切換え、折り返し電流のからの制御信号により前記を切換え、折り返し電流のからの制御信号により前記を切換え、折り返し電流のからの制御信号により前記を切換え、折り返し電流に34を変化させる。

アナログスイッチD3gで構成される。

前記 V C O 5 のゲインは第 6 図に示す様に、入力限の差動増解回路のゲインで決定され、前記がカトランジスタ 3 6 のサイズの 1 / 2 乗に比例することが知られている。したがって前記人力トランジスタ 3 6 に n 個のトランジスタを 2 対並列に接続し、前記レジスタ 7 からの制御信号 D 4 0 により前記アナログスイッチ D 3 9 で接続個数を切換え、等化的にサイズを n 通りに変化させ、ゲインを切換える。

前記VCO5は引き込み時間の短縮とキャプチャレンジの拡大のため、引き込み動作に入る直前は転送速度で決まる中心周波数に固定しておく必要がある。前記VCO5の中心周波数 f。は、タイミングコンデンサC、トランジスタのベースエミッタ間電圧 Vas、および基準電圧 Lcを用いて

$$f = \frac{Ic}{ACV}$$

で表わされる。

転送速度可変のシステムにおいては、それぞれ

の転送速度に対して前記基準電圧Icを変化させ、 中心周波数を設定する必要がある。この基準電流 Icの変化は第4回に示す前記チャージポンプの ゲイン変換回路と同様の回路を用いれば、基準電 洗Icを任意に設定でき、中心周波数を変化させ ることができる。

次に、第7図を用いて、本実施例に係るPLL を備えた磁気ディスクデータ制御回路70の例を 説明する。

第7図に示す例は、本実施例の位相同期回路に 周辺機能ブロックを統合したものであり、 PLL43、レジスタ7に加えて、記録符号への 変換、逆変換を行うエンコーダ47、デコーダ 45、Code Read Data50の位相調整を行うウィ ンドウ調整44、システムクロックとデータ転送 クロックの変換を行うクロック調整46、参照ク ロック51を基準に書き込み用の任意の周彼数の クロックを生成する書き込みクロック生成49、 ピークシフト等の影響を書き込み時に補償する書 き込み補償48、および前記マイコンパス8を備

92は、磁気ディスク93、磁気ディスクを制御 するコントローラ98、磁気ヘッド94、磁気へ ッドで導知したデータの電気信号を増幅するヘッ ドアンプ95、増幅したデータの電気的波形を繋 形する波形整形部96、解記データ制御回路70、 コード変換部87、および、装置全体を制御する CPU9を借えている。

以下、本発明に係る第2の実施例を説明する。 第10図に、本実施例に係るPILの構成を示 す。

PLLは位相比較番110、フィルタ120、 VC0130で構成される。本実施例に保る PLLにおいては、前記第1実施例に係るPLL のチャージポンプ3は、位相比較着110内に備 えられているものとして説明する。

第2回に、本実施例に係るPLLの動作タイミ ングを示す。

位相比較器110は、入力パルス信号1000 と V C O 1 3 0 の出力クロック 1 0 4 0 の位相を えている.

本制御回路70において、前記レジスタ7は、 前記PLL43の最適値の他に、他ブロックの調 盤用切換信号等の情報も考えることにより、シス テム全体を、常に最適な状態に保つ。

なお、本制舞回路70は、LSIとして磁気デ イスクに借えることが望ましい。この場合、 PLLに使用される、特性切り替え用の抵抗Rや コンデンサCはLSIの外付け君子としても良い。 LSI中に、高精度の抵抗やコンデンサを設ける ことは困難と考えられるからである。

第8回は、RAM11を、PLL43型定用の 情報を蓄えるための専用として独立させて設けた 例で、この場合は、制御回路70への前記マイコ ンパス8を使ったデータ転送が不要となり、切換 に要する時間の短縮になる。

第9回に、本実施例に係る情報処理システムの 構成を示す。

本システムは、ホストコンピュータ91と磁気 ディスク装置92よりなり、磁気ディスク装置

ロック1040の位相より進んでいた場合は、そ の位相差に相当する時間だけ電流1。をフィルタ 120に渡し出す、逆に、入力パルス信号 1000の位相が出力クロック1040の位相よ り遅れていた場合は、その位相差に相当する時間 だけ電流Ioをフィルタ120から引き出す。

また、入力パルス信号1000の位相と出力ク ロック1040の位相が一致していた場合には、 フィルタ120に対して作用しない。

PLLを構成する位相比較器110、フィルタ 120、VCO130 は、それぞれに削御バス 1050が接続され、これにより、各ブロックの 定数が設定される。

第12回に、本第2実施例に係るVCO130 の内部構成を示す。

國示するように、VCO130は、電圧電流変 換器210、電流制御発提器220、デジタル・ アナログ変換器230より構成される。

回中、制御電圧1030は、電圧電流変換器 比較し、入力パルス個号1000の位相が出力ク 210に入力され、制御電流2000に変換され

٥.

この 制 物 電 洗 2 0 0 0 は 、 電 洗 制 御 発 振 器 2 2 0 に入力され、 出力クロック 1 0 4 0 の 周 被数を制御する。

一方、デジタル・アナログ変換器 2 3 0 は、基準抵抗 R z x で生成される電流を基準に制御パスによる指示 1 0 5 0 に従い自走用波数を設定する基準電流 2 0 1 0 を生成し、電流制御免扱器 2 2 0 へ入力する。

第 1 4 図 に、この、本第 2 実施例に係る V C O 1 3 0 の具体的な回路構成を示す。

図中、210が電圧電流変換器、220が電流 制御発扱器、230がデジタル・アナログ変換器 である。

図示するように、電流制御発振器 2 2 0 は、既知のエミッタ結合型非安定マルチパイブレータであり、図中のトランジスタ Q 1、 Q 2、 Q 3、 Q 4、 Q 5 が 制 物 電 流 2 0 0 0 と 基 準 電 流 2 0 1 0 の和電流 I c を 折り返すためのカレントミラーを構成している。

図示するように、基準電流2010および自走間 波数は制御バス1050の制御値によって線形的 に変化する。

また、第15回に、デジタル・アナログ変換額 230の他の構成を示す。

図中、トランジスタMbは、パイアス電圧を生成し、トランジスタM1、M2、…Mnは制御パスのnピットにそれぞれ対応しており、ゲート個Wが倍々に大きくなるよう構成している。

つまりトランジスタMnのゲート輔WはトランジスタM1のゲート幅の2 *** 倍となる。

Mで示す以外の残りの(2×n)個のトランジスタはスイッチとして使用され、トランジスタMbで生成したパイアス電圧を各M1からMnのトランジスタのゲートに印加するかしないかを、制御パス1050の、対応する各ピットに従い決定する。

なお、デジタル・アナログ変換器は、電流出力 型であれば他の回路方式でも使用可能である。

次に、第16回に、位相比較都110の構成を

前記第1実施例で述べたように、このとき、出 カクロック1040の関波数 f。は

$$f = \frac{I_c}{4 \cdot C \cdot V_{BB}}$$

ただし、 V a s はトランジスタのペース・エミッタ間電圧

で与えられる。

次に電圧電流変換器 2 1 0 は、トランジスタ Q 6、Q 7、抵抗 R 1、R 2、電流源 I s で構成 される差勤増幅器と、遊動増幅器の差電流を取出 す Q 8、Q 9 とから成る。

さらにデジタル・アナログ優換器 2 3 0 は、電流出力型であり、制御バスのピット数に相当する重みづけをした電流源で構成される。そして制御バス1 0 5 0 の各ビットに相当する電流の総和を基準電流 2 0 1 0 として出力する。

ここで、第13回に、制御パス1050から入力される n ピットのデジタル制御値に対する基準 電流2010および自走周波数の関係を示す。

示す.

図示するように、位相比較番110は、フリップ・フロップ FF1、FF2、NAND ゲートNA1、トランジスタQ10、Q11、Q12、Q13、Q14、M.1、M.2、M.2、M.2、がよびデジタル・アナログ変換器230で構成される。

フリップ・フロップ FF1、FF2、および NAND がート NA1 は、 入力 パルス 信号 1000 と出力クロック1040 の位相差を検出する。そして、入力パルス 信号1000 位相より進んでいるとは、 その位相差に相当する時間だけ FF1の Q出力が "H"になり、逆に入力パルス 信号100 の位相が出力クロック1040 の位相より遅れているときは、 その位相差に相当する時間だけ FF2 の Q出力が "H"になる。

トランジスタM・1、とM・1、およびM・1、とM・1は、 それぞれ差動スイッチを構成しており、FF1の Q出力が"H"の時間だけ電流を流し出す。逆に、 FF2のQ出力が"H"の時間だけ電流を引き込 t.

トランジスタ Q 1 0、 Q 1 1、 Q 1 2 および Q 1 3、 Q 1 4 はそれぞれ折り返しカレントミラーを構成しており、 デジタル・アナログ変換器 2 3 0 で生成された基準電流を、差勤スイッチに供給している。

デジタル・アナログ変換器230の内部構成は、 先に述べた電圧制御発信器130に用いた(第 14回、第15回参照)ものを用いれば良い。

ただしVCO130とは独立に定数が設定できるように、VCO130に使用した制御バス1050のビットとは、別のm個のビットを使用し、かつ基準抵抗Roaは独立に設ける。

もちろん制御バスを共用し、同一制御信号で切替えることも可能である。

なお、前記第1の実施例で示したように、 PLLの各部の制御は、第17回に示すように、 レジスタを介して行うようにしても良い。

第 1 7 図中において、 P L L は、位相比較器 1 1 0、 フィルタ 1 2 0、 V C O 1 3 0、 レジス

第18回に、本実施例に係る磁気ディスクシステム回絡のリード側の構成を示す。

図示するように、磁気ディスクシステム回路は、マイクロプロセッサ160、不揮発性配像素子170、ディスクコントローラ190、デコーダ200、セレクタ310、退延線320、前記第1または第2実施例に係るPLL330で構成される。

図中において、磁気媒体180から読み出され

タ 1 6 0 で構成され、レジスタ 1 5 0 は、マイクロプロセッサ 1 6 0 により情報が審き込まれ、レジスタ 1 5 0 の出力が制御パス 1 0 5 0 となり、これを介して、位相比較番 1 1 0、フィルタ1 2 0、 V C O 1 3 0 の回路定数を設定する。

以上示したように、本第2実施例に係るPLLは、前記第1実施例に係るPLLの効果に加え、主として半導体素子により構成した為、前記第1 実施例で示したPLLよりも集積化し易いというメリットがある。

なお、PLLを、前配第1実施例で示した VCO、位相比較最等の構成部と、本第2実施例 で示した構成部とを組み合わせて構成するように しても良い。

また、前記磁気ディスクデータ制御回路70 (第7回参照)または情報処理システム(第9回 参照)において、第1実施例に係るPLLに代え て、本第2実施例に係るPLLを備えるようにし ても良い。

次に、本発明の第3の実施例として各シリンダ

た符号化信号4000は、タップ付き遅延線320に入力される。

タップ付き遅延載320の各タップはセレクタ 310に入力される。

一方、遅延線320の最大遅延の約半分の遅延量を有するセンタタップから取り出した符号化信号4010をPLL330へ入力する。

そして、PLL330で生成された出力クロック1040を、デコーダ200のデータ取り込みのタイミングクロックとしてデコーダ200に入力する。

不揮発性記憶 業子 170 には、出力クロック 1040 に対して最適な位相関係になるタップを 選択するためのセレクタ制御情報が書かれており、 この情報をマイクロプロセッサ 160 が読み出し てセレクタ 310 に入力する。

これにより、符号化信号4000の転送速度が変わった場合であっても、PLL33の同路定数を制御パスにより切り換えると共にマイクロブロセンサ16がセレクタ31の制御情報を切換える

ことにより、常に符号化信号4020と出力クロック1040は、最適な位相関係を保つことができる。

これにより、デコーダ 2 0 0 は安定した復号化 処理を行ない、ディスクコントローラ 1 3 0 に復 号化信号 4 0 3 0 とリードクロック 4 0 4 0 を供 給することができる。

次に、本第3実施例に係る磁気ディスクシステム回路において、前記第1または第2実施例に係るPLLを磁気媒体への書き込みクロック発生用に用いた場合について説明する。

第19図に、 この磁気ディスクシステム回路の ライト側の構成を示す。

磁気ディスクシステム回路は、ディスクコントローラ190、リード・ライト・アンプ410、ANDがート420、エンコーダ430、Dータイプフリップフロップ440、インバータ470、周期外れ検出回路450およびPLL460とから構成される。

PLL460は、基準クロック信号5000を

"L" 厨定にする。これにより、磁気媒体への記録が抑止される。

その後、同期外れ信号 5 0 4 0 が出力されなくなったことを確認して、ディスクコントローラ1 9 0 は、フリップフロップ 4 4 0 をクリアし、上位装置の制御下において書き込み動作を再開する。

ここで、 第20回に、 書き込み用PLL460 と、 網期外れ検出回路450の内部構成図を示す

PLL460は、基準クロック信号をM分周する M 分 間 器 500 と、 VCC130 と、 VCC130 と、 VCC130 と、 VCC130 と、 VCC130 と、 VCC130 と、 VCO130 の出力クロック1040をN分周するN分周器140と、位相比較器110と、フィルタ120とで構成される。このPLL460においては、 前記第1、 第2 実施例と同様に、 VCO等の各部の設定を変えることによる値、 M 分周器、N分周器の分周率を変えることにより所定の周波数の出力を得る。

また、周期外れ検出回路450は、判定用ウインド生成回路510と、判定回路520で構成さ

もとにして必要な周波数の書き込みクロック 5020を生成する。本実施例においては、基準 クロック信号5000は、装置の簡略化等のため 固定値とし、PLL460にて周波数を変化させ、 書き込み転送速度に応じたクロックを生成する。

エンコーダ 4 3 0 は、この 書き込みクロック 5 0 2 0 を用い、ディスクコントローラ 1 9 0 から入力される書き込み信号 5 0 1 0 を符号化し、符号化信号 5 0 3 0 を生成する。

書き込みクロック5020が基準クロック信号5000に開期しているときは、符号化信号5030はANDゲートをそのまま通過して、リード・ライト・アンプ41に入力され、磁気をは、少年ではできる。しかし、書き込みクロック信号5000の同期が外れると、同期外れ信号5040を出力してディスクコントローラへ知らせると同時に、インバータ470およびロータイプフリップフロップ440を用いて直ちにANDゲート42の出力を

ħЗ.

判定用ウインド生成回路 5 1 0 は、基準クロック信号 5 0 0 0 を M 分周する M 分周 器 5 0 0 から信号を受けとり、位相比較器 1 1 0 で比較されるエッジの前後にある幅を持ったウインドを生成する。

判定回路520は、N分周勝140の出力である分周クロック1010のエッジがウインド内にあるかどうかを判定し、ウインド内にあれば同期している。ウインド内になければ同期が外れていると判定する。

第21 図に、以上の M 分周器 500、判定用ウインド生成回路 510、判定回路 520 の構成を示す。具体的な実施例を示す。

以下その動作を基準クロック信号5000を 2 分周する場合について説明する。

2 分周であるため、 D - フリップフロップを 用いた 2 分周回路を k 保接続する。これが M 分周 器 5 0 0 に相当する。

判定用ウインド生成回路 5 1 0 は、 k 入力

特開平3-205920(11)

NAND7000、インパータ7010、フリップ・フロップ7020で構成される。

判定回路はフリップ·フロップ 7 0 3 0 で構成されている。

第22回に、その動作タイミングチャートを示す。

判定用ウインド生成回路 5 1 0 は、M 分周器 5 0 0 の出力である M 分周信号 6 0 0 0 の立ち上がりエッジの前後に、それぞれ基準クロック信号 5 0 0 0 の半周期に相当する時間幅を持ったウインド信号 6 0 1 0 を生成する。もちろん、k 入力N A N D 7 0 0 0 に入力する信号本数を減らせば、ウインド幅は広くなり、周期判定基準は、ゆるくなる。

このウインド 信号 6 0 1 0 を、判定回路 5 2 0 のフリップフロップ 7 0 3 0 の D 入力に接続し、N 分 問 番 1 4 0 の 出 力 で あ る 分 間 ク ロ ッ ク 1 0 1 0 を フリップフロップ 7 0 3 0 のクロック入力に接続する。

タイミングチャートに示す如く、分周クロック

でき、有効に作用する。

(以下余白)

1010の立ち上がりエッジがウインド内に存在すれば、同期外れ信号5040は"H"、逆に、ウインド外に存在するときは"L"を出力する。

والمراجع والم والمراجع والمراجع والمراجع والمراجع والمراجع والمراجع والمراع

以上のように、本第3実施例に係る磁気ディスクシステム回路を備えた磁気ディスク装置によれば、磁気媒体から読み出したデータとタイミングクロックの位相関係を最適に設定できるため、信頼性の高い復身化が可能になる。

また・磁気媒体にデータを書き込む際に、書き込みクロックの同期が外れると思ちに書き込み助作を禁止できるため、媒体上のデータ敬慎を防止できる。

以上、本発明に係るPLLの実施例を、磁気ディスク装置への適用を例に取り説明した。

なお、以上の実施例に係るPLLは、他のディスク型記憶媒体を用いる光ディスク記憶装置や光磁気ディスク記憶装置等の記憶装置においても同様に適用できる。

また、データ速度が可変である情報処理装置に おいても、各実施例に係るPLLは、同様に実現

[発明の効果]

以上のように、本発明によれば、その特性を、 データ転送速度に応じて最適に切り替えることが でき、転送速度に対して安定に動作できる位相间 期回路を提供することができる。


4. 図面の簡単な説明

VCOの特性を示す特性圏、第144回はVCOの特性を示す特性圏、第15回はデジタル・サームのロックを表示す回路圏、第16回路圏、第16回路圏、第16回路圏、第17回路圏、第17回路圏、第17回路圏、第18回路圏、第18回路圏、第18回路圏、第18回路の側に係る示すプロック図、第19回路の側に乗ぶするの図は同期外れ検出回路の側に対する。


1 … Codo Data 信号、 2 … 周波数位相比較、 3 … チャージポンプ、 4 … フィルタ、 5 … VCO、 6 … Sync Clock 信号、 7 … レジスタ、 8 … マイコンバス、 9 … CPU、 1 0 … HDC (ハードディスクコントローラ)、 11 … RAM、 43 … PLL、 110…位相比較器、 120…フィルタ、 130… VCO、 160… マイクロプロセッサ、


1 7 0 … 不揮発性記憶業子、 1 9 0 … ディスクコントローラ、 2 0 0 … デコーダ、 3 1 0 … セレクタ、 3 2 0 … 遅延線、 3 3 0 … P L L、 4 1 0 … リード・ライト・アンプ、 4 2 0 … A N D、 4 3 0 … エンコーダ、 4 5 0 … 同期外れ検出回路、 4 6 0 … P L L。

出順人 株式会社 日 立 製 作 所代理人 弁理士 富 田 和 子




第 2 図







第 5 図




第 6 図





第8図





第 9 図

















第 16 図




第17 図 ,110 120 130 1040 1000 位相比較益 V C O 1020 1030 (1050 ,160 ,150 マイクロ レジスタ プロセッサ

第18 図







第1頁の続き 個発 明 者 平 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作 彦 所マイクロエレクトロニクス機器開発研究所内 ⑫発 明 児 者 伸 群馬県高崎市西横手町111番地 株式会社日立製作所高崎 工場内 ⑫発 明 者 群馬県高崎市西横手町111番地 株式会社日立製作所高崎 憲 工場内